PLC控制柜組合電路的梯形圖設計的這幾個步驟你都了解嗎？

PLC控制柜基本設計編程方法控制電路根據邏輯關系可以分為組合電路和時序電路，在一個復雜的控制電路中也可能既有組合電路也有時序電路。

1.組合電路的設計

控制結果只和輸入有關的電路稱為組合電路，由于組合電路的控制結果只和輸入變量的狀態有關，所以可以用布爾代數（也稱為開關代數或邏輯代數）通過計算而得出。

PLC控制柜組合電路的梯形圖設計步驟一般如下∶

（1）根據控制條件列出真值表。

（2）由真值表寫出邏輯表達式并進行化簡。

（3）根據邏輯表達式畫出控制電

例3 在樓梯走廊里，在樓上樓下各安裝一個開關來控制一盞照明燈，試設計 PLC控制接線圖和梯形圖。

解∶首先根據控制要求畫出PLC控制柜接線圖如圖0-13（a）所示。根據題意分析可知兩個開關只有4種狀態，當只有其中一個開關動作時燈亮，當兩個開關都動作或都不動作時燈不亮，據此列出真值表

由 真 值 表 寫 出 邏 輯 表 達 式 E=S2 Sl+S2SI，根據邏輯表達式畫出梯形圖

（a）PLC控制柜接線圖（b）梯形圖

圖0-13 兩個開關控制一盞燈電路

本書中，實例3、4、5、6、8等都采用組合電路。實例1和實例52雖然是一個時序電路，但是在局部電路中PLC的輸出和計數值有一定的對應關系，所以也可以用真值表寫出邏輯表達式。

2. 時序電路的設計

在PLC控制電路中，絕大部分電路都是時序電路，由繼電器組成的控制電路中，時序電路實際上就是自鎖電路，這種電路應用得十分廣泛，一般沒有固定的設計方式。

PLC控制柜時序電路也稱記憶電路，其中包含有記憶元件。時序電路的控制結果不僅和輸入變量的狀態有關，也和記憶元件的狀態有關。